NUC200 의 bootload 설정법

 

 

일반적인 부팅 과정은 "POWER ON/RESET -> 부트로더 -> 어플리케이션 " 인데 NUC200은 꼭 이렇게 안해도 된다.

 

 

NUC200 에는 LDROM 과 APROM 두가지 메모리 영역이 존재 한다.

APROM 은 각 CPU 별로 다르고 LDROM 은 4K로 되어 있다.

 

LDROM 으로 먼저 booting 이 될수도 있고 APROM 으로 booting 될수도 있다.

또 부팅후에 다른 ROM 영역을 볼수 있게도 못보게도 선택할수 있다.

 

boot영역에서 다른 메로리를 읽기/쓰기/지우기 등을 하려면

위 이미지에서 선택 된것처럼 다른 이미지가 보이게 선택 되어야 한다.

 

이 부분은 config 레지스터를 어떻게 선택 하는냐에 따라 달라진다.

 

부팅된 영역에서 자기 자신의 은 쓰고 지울수 없고 다른 영역만 쓰고 지울수 있다.

 

나름 대로 부팅 flow 를 잡아 보면 아래와 같다.

 

Power on/reset -> Aprom 부팅 -> 동작 -> "업그레이드요청" -> Ldrom 부팅가능설정 -> soft reset -> Ldrom 부팅 -> "Aprom 업그레이드" -> Aprom부팅가능 설정 -> soft reset -> Aprom 부팅 -> 동작

 

주의 사항으로는 배포된 LDROM 소스에 설정값이 문제가 있어서 번지 수정이 필요 하다.

설정된 번지는 0x00100000 이 되어야 한다. 아래 이미지 참고가 필요 하다.

 

 

 

 

 

 

 

 

 

'공부 > NUC200' 카테고리의 다른 글

NUC200 의 부트로더 설정법  (0) 2014.01.22
NUC200의 ADC 문제점  (0) 2013.07.15
Nucoton NuMicro ICP Programming Tool 사용  (0) 2013.04.29
NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24

NUC200 을 가지고 시험중 ADC에 문제가 발생되었다.

문제 발생원인은  ADC Multiplexer 에 문제가 있어서 체널을 전환할때 노이즈가 ADC Pin 쪽에 영향을 끼친다.

 

ADC 입력 중 저전압 부분에서 정확하게 측정하지 못하는 문제점이 생길수도 있다.

 

일반적으로 ADC 체널 전환시 발생되는 노이즈는 모든 MCU에 내포되어 있으나 빠르게 처리할때 주로 나타나는데

NUC200은 기본적으로 이런점이 약한 것으로 보인다.

 

특히 Continous scan 모드에서는 더 심하게 나타나고 Single Mode 에서 작게 나타난다.

 

ADC를 정확하게 측정 하기 위해서는

 

1)  Continous Scan 을 사용하지 말고 Single Mode 로 사용 한다.

2)  Multiplexer 체널을 변경한 후에는 일정시간 기다린후 ADC 를 시작 한다.

     ( ADC값을 읽기 -> Multiplexer 체널변경 -> 시간대기 -> ADC start -> ADC 완료 -> 다시 ADC값 읽기 ....)

 

NUC100 시리즈도 동일하고, 해결방법또한 동일하다.

 

이상이다. 

 

 

 

 

 

 

'공부 > NUC200' 카테고리의 다른 글

NUC200 의 부트로더 설정법  (0) 2014.01.22
NUC200의 ADC 문제점  (0) 2013.07.15
Nucoton NuMicro ICP Programming Tool 사용  (0) 2013.04.29
NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24

 

NUC200 양산 또는 별도로 Write 하고 싶다면 NU-LINK 와 ICP Programming Tool 을 사용 해야 한다.

 

첫화면에서 언어와 사용하고자 하는 Chip종류를 설정한다.

  • Connect/DisConnect버튼 : NU-LINK와 연결 또는 해제 한다.
  • LDROM : Boot Room 에 관련된 파일을 선택한다.
  • APROM : 어플리케이션 Room 관련 파일을 선택한다.
  • DataFlash : 내부 DATA flash 영역 관련 파일을 선택한다.
  • Setting : 환경설정용 bit 를 (Configuration bits) 설정한다.
  • File Data의 LDROM : PC에서 읽어둔 LDROM용 이미지 보이기 (양산용)
  • File Data 의 APROM : PC에서 읽어둔 APROM용 이미지 보이기(양산용)
  • File Data의 Data Flash : PC에서 읽어둔 Data Flash 용 이미지 보이기(양산용)
  • On-boaed Flash : 보드에서 읽은 내용
  • Program : 어떤 것을 White 할것인지 설정
  • Program – Option : 지우고 쓸것인지 , 그냥 쓸것인지 설정

 

  • Setting 화면

  • Program Option 화면

'공부 > NUC200' 카테고리의 다른 글

NUC200 의 부트로더 설정법  (0) 2014.01.22
NUC200의 ADC 문제점  (0) 2013.07.15
Nucoton NuMicro ICP Programming Tool 사용  (0) 2013.04.29
NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24

 

NUC200 IAR 과 연결하기

 

NUC200 기본 프로젝트를 이용해서 IAR에서 사용을 해보겠다.

중요한 것은 IAR에서 NUC200과 디버깅등을 연결하기 위해 먼저 이전 글에서 소개 한적 있는

NU-LINK Driver 를 설치 해야 한다.

Nu-Link Driver

Nu-Link Driver for Keil RVMDK V1.21.5905.zip
Revision History

This driver is to support Nu-Link recognized by Keil RVMDK Development Environment and support all NuMicro Family Devices selectable.

V1.21.5905

12-27-2012

Nu-Link Driver for IAR EWARM V1.21.5905.zip
Revision History

This driver is to support Nu-Link recognized by IAR EWARM Development Environment and support all NuMicro Family Devices selectable.

V1.21.5905

12-27-2012

 

이후 프로젝트를 읽어오면 아래처럼 된다.

 

여기서 몇가지 옵션을 변경해야 하는데 프로젝트 옵션에 들어가면

디버거에 Third-Party Driver 에 설정값을 내가 인스톨한 디렉토리로 변경하는 것이다.

 

 

그 외에 Linker 에 icf 파일을 살펴 보면 아래와 같이 되어 있는데 HEAP 사이즈가 0으로 되어 있다. 즉 malloc 등의 함수를 사용할 수 없다. 프로그램중에 에러가 나면 용량을 조절해야 한다.

 

/*###ICF### Section handled by ICF editor, don't touch! ****/

/*-Editor annotation file-*/

/* IcfEditorFile="$TOOLKIT_DIR$\config\ide\IcfEditor\cortex_v1_0.xml" */

/*-Specials-*/

define symbol __ICFEDIT_intvec_start__ = 0x00000000;

/*-Memory Regions-*/

define symbol __ICFEDIT_region_ROM_start__ = 0x00000000;

define symbol __ICFEDIT_region_ROM_end__ = 0x00010000;

define symbol __ICFEDIT_region_RAM_start__ = 0x20000000;

define symbol __ICFEDIT_region_RAM_end__ = 0x20000FFF;

/*-Sizes-*/

define symbol __ICFEDIT_size_cstack__ = 0x200;

define symbol __ICFEDIT_size_heap__ = 0x0;

/**** End of ICF editor section. ###ICF###*/

 

 

define memory mem with size = 4G;

define region ROM_region = mem:[from __ICFEDIT_region_ROM_start__ to __ICFEDIT_region_ROM_end__];

define region RAM_region = mem:[from __ICFEDIT_region_RAM_start__ to __ICFEDIT_region_RAM_end__];

 

define block CSTACK with alignment = 8, size = __ICFEDIT_size_cstack__ { };

define block HEAP with alignment = 8, size = __ICFEDIT_size_heap__ { };

 

initialize by copy { readwrite };

do not initialize { section .noinit };

 

place at address mem:__ICFEDIT_intvec_start__ { readonly section .intvec };

 

place in ROM_region { readonly };

place in RAM_region { readwrite,

block CSTACK, block HEAP };

 

컴파일 해서 디버깅해보니 잘 된다.

아쉬운 것은 SWO 를 사용하지 못하기 때문에 Error 메시지등을 SWO를 이용해 볼수 없다는 점이다.

그래도 이 정도면 아주 쓸만한 것 같다.

 

'공부 > NUC200' 카테고리의 다른 글

NUC200의 ADC 문제점  (0) 2013.07.15
Nucoton NuMicro ICP Programming Tool 사용  (0) 2013.04.29
NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24
NUC200의 특징  (0) 2013.04.23
NUC200 기본 회로

 

 

'공부 > NUC200' 카테고리의 다른 글

Nucoton NuMicro ICP Programming Tool 사용  (0) 2013.04.29
NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24
NUC200의 특징  (0) 2013.04.23
NUC200 PLL 관련  (0) 2013.04.22

NULINK  관련 회로도와 거버 파일을 올려본다.


물론 내가 편리하게 사용할수 있도록 수정을 했다. 


원본은 NUVOTON 사이트에서 받았다. 



- 어레이 저항을 4개의 저항으로 변경 

- 디버거용 커넥터 Molex 헤더 추가

- USB 커넥터 USB Btype 으로 변경

- USB 쪽 헤더 PIN 삭제





 








'공부 > NUC200' 카테고리의 다른 글

NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24
NUC200의 특징  (0) 2013.04.23
NUC200 PLL 관련  (0) 2013.04.22
NUC200 - 따끈따끈  (0) 2013.04.22

NUC200의 특징


(google 번역 알아서 봐야함)


2 FEATURES

The equipped features are dependent on the product line and their sub products.

2.1 NuMicro NUC200 Features – Advanced Line


ARM® Cortex™-M0 core


– Runs up to 50 MHz

– One 24-bit system timer

– Supports low power sleep mode

– Single-cycle 32-bit hardware multiplier

– NVIC for the 32 interrupt inputs, each with 4-levels of priority

– Serial Wire Debug supports with 2 watchpoints/4 breakpoints


- 최대 50 MHz의 실행

- 한개의 24 비트 시스템 타이머

- 저전력 슬립 모드 지원

- 단일-사이클 32 비트 하드웨어 곱셈기

- NVIC는 우선 순위 4 수준, 32 인터럽트 입력 

- 시리얼 와이어 디버그 2개의 워치 포인트 / 4개의 breakpoint 지원



Built-in LDO for wide operating voltage ranged from 2.5 V to 5.5 V


내장 LDO로 2.5 V에서 5.5 V까지의 넓은 작동 전압



Flash Memory


– 32K/64K/128K bytes Flash for program code

– 4 KB flash for ISP loader

– Supports In-System-Program (ISP) and In-Application-Program (IAP) application code update

– 512 byte page erase for flash

– Configurable data flash address and size for 128 KB system, fixed 4 KB data flash for the 32 KB and 64 KB system

– Supports 2-wired ICP update through SWD/ICE interface

– Supports fast parallel programming mode by external programmer


- 32K/64K/128K 바이트는 프로그램 코드를 플래시

- ISP 로더의 경우 4KB 플래시

- 시스템 - 프로그램 지원(ISP), 응용 프로그램 프로그램(IAP)이용 응용 프로그램 코드 업데이트

- 플래시 512 바이트 페이지 삭제

- 128킬로바이트 시스템에 대해 DataFlash는 가변,32 KB,64킬로바이트 시스템에 대해 4 KB 데이터 플래시를 고정 사용

- SWD / ICE 인터페이스를 통해 2 wired ICP 업그레이드를 지원

- 외부 프로그래머가 빠른 병렬 프로그래밍 모드 지원


SRAM Memory

– 8K/16K bytes embedded SRAM

– Supports PDMA mode


- 8K/16K의 바이트 SRAM을 내장

- 지원 PDMA 모드



PDMA (Peripheral DMA)

– Supports 9 channels PDMA for automatic data transfer between SRAM and peripherals

– Supports CRC calculation with four common polynomials, CRC-CCITT, CRC-8, CRC-16 and CRC-32


- SRAM 및 주변 장치 간의 자동 데이터 전송을위한 10 채널 PDMA 지원

- 네 가지 일반적인 다항식, CRC-CCITT, CRC-8, CRC-16 및 CRC-32와 지원 CRC 계산


Clock Control


– Flexible selection for different applications

– Built-in 22.1184 MHz high speed oscillator for system operation

 Trimmed to 1 % at +25 ℃ and VDD = 5 V

 Trimmed to 3 % at -40 ℃ ~ +85 ℃ and VDD = 2.5 V ~ 5.5 V

– Built-in 10 kHz low speed oscillator for Watchdog Timer and Wake-up operation

– Supports one PLL, up to 50 MHz, for high performance system operation

– External 4~24 MHz high speed crystal input for precise timing operation

– External 32.768 kHz low speed crystal input for RTC function and low power system operation


- 서로 다른 애플리케이션을위한 유연한 선택

- 시스템 운영 22.1184 MHz의 고속 발진기 내장

 +25에서 1 %로 트림 ℃, VDD = 5 V

 -40에서 3 %로 트림 ℃ ~ +85 ℃, VDD = 2.5 V ~ 5.5 V

- 워치 독 타이머 및 웨이크 업 (wake-up) 작업을위한 10 kHz의 저속 발진기 내장

- 고성능 시스템 운영을 위해 최대 50 MHz의 한 PLL 지원

- 정확한 타이밍 작업을 위해 외부 4 ~ 24 MHz의 고속 크리스탈 입력

- RTC 기능과 저전력 시스템 운영을위한 외부 32.768 kHz의 저속 수정 입력


GPIO


– Four I/O modes:

 Quasi-bidirectional

 Push-pull output

 Open-drain output

 Input only with high impendence

– TTL/Schmitt trigger input selectable

– I/O pin configured as interrupt source with edge/level setting Timer

– Supports 4 sets of 32-bit timers with 24-bit up-timer and one 8-bit prescale counter

– Independent clock source for each timer

– Provides one-shot, periodic, toggle and continuous counting operation modes

– Supports event counting function

– Supports input capture function


- 4 개의 I / O 모드 :

 준 양방향

 푸시 풀 출력

 오픈 드레인 출력

   높은 인피던스의 입력

- TTL/슈미트 트리거 입력 선택

- I/O 핀은 에지/레벨 설정 타이머 인터럽트 소스로 구성

- 24 비트 업 타이머와 하나의 8 비트 프리스케일러 카운터 32 비트 타이머 4 세트 지원

- 각 타이머의 독립적 인 클럭 소스

- 원샷, 정기적 전환과 지속적인 카운팅 동작 모드를 제공

- 이벤트 카운팅 기능을 지원

- 입력 캡처 기능을 지원


Watchdog Timer


– Multiple clock sources

– 8 selectable time-out period from 1.6 ms ~ 26.0 sec (depending on clock source)

– Wake-up from Power-down or Idle mode

– Interrupt or reset selectable on watchdog time-out


- 다중 클럭 소스

- 1.6 밀리 ~ 26.0 초 (클록 소스에 따라 다름)에서 ​​8 선택 시간 초과 기간

- 전원 다운 또는 대기 모드에서 깨어나는 (wake-up)

- 인터럽트 워치 독 타임 아웃을 선택 재설정


Window Watchdog Timer


– 6-bit down counter with 11-bit prescale for wide range window selected


- 선택 광범위 창의 프리 스케일 11 비트와 10 비트 다운 카운터



RTC


– Supports software compensation by setting frequency compensate register (FCR)

– Supports RTC counter (second, minute, hour) and calendar counter (day, month, year)

– Supports Alarm registers (second, minute, hour, day, month, year)

– Selectable 12-hour or 24-hour mode

– Automatic leap year recognition

– Supports periodic time tick interrupt with 8 period options 1/128, 1/64, 1/32, 1/16, 1/8, 1/4, 1/2 and 1 second

– Supports battery power pin (VBAT)

– Supports wake-up function


- 주파수 레지스터 (FCR)을 보정 설정하여 지원 소프트웨어 보상

- 지원 RTC 카운터 (초, 분, 시간) 및 카운터 캘린더 (일, 월, 년)

- 알람 레지스터 (초, 분, 시간, 일, 월, 년) 지원

- 선택 12 시간 또는 24 시간 모드

- 윤년 자동 인식

- 1 / 2을 1 초 8 시간 옵션 128분의 1, 1 / 64, 1 / 32, 1 / 16, 1 / 8, 1 / 4,와 정기적 인 타임 틱 인터럽트를 지원

- 배터리 전원 핀 (VBAT가) 지원

- 웨이크 업 기능을 지원



PWM/Capture


– Up to four built-in 16-bit PWM generators providing eight PWM outputs or four complementary paired PWM outputs

– Each PWM generator equipped with one clock source selector, one clock divider, one 8-bit prescaler and one Dead-Zone generator for complementary paired PWM

– Up to eight 16-bit digital capture timers (shared with PWM timers) providing eight rising/falling capture inputs

– Supports Capture interrupt


- 4개의 16bit PWM 발생 내장 ,8개의 PWM 출력제공 또는 4개의 페이링된 PWM 출력제공

- 하나의 클럭 소스 선택을 갖춘 각 PWM 발생기,하나의 클럭 디바이더,하나의 8 비트 프리스케일러 보완 쌍 PWM 하나의 데드 존 발전기

- 최대 8 16 비트 디지털 캡처 타이머 (PWM 타이머와 공유) 여덟 상승 / 하강 캡처 입력을 제공

- 캡쳐 인터럽트 지원


UART


– Up to three UART controllers

– UART ports with flow control (TXD, RXD, nCTS and nRTS)

– UART0 with 64-byte FIFO is for high speed

– UART1/2(optional) with 16-byte FIFO for standard device

– Supports IrDA (SIR) and LIN function

– Supports RS-485 9-bit mode and direction control

– Programmable baud-rate generator up to 1/16 system clock

– Supports PDMA mode


- 최대 3개의 UART 컨트롤러

- 흐름 제어와 UART 포트 (TXD, RXD, NCTS ,NRTS)

- 64 바이트 FIFO, 고속인 UART0

- 표준 장치지원과 16 바이트 FIFO가 있는 UART1/2

- 지원의 IrDA (SIR) 및 LIN 기능

- 지원 RS-485 9 - 비트 모드와 방향 제어

- 최대 1/16 시스템 시계 프로그램 전송 속도 발생기

- 지원 PDMA 모드


SPI


– Up to four sets of SPI controllers

– The maximum SPI clock rate of Master can up to 36 MHz (chip working at 5V)

– The maximum SPI clock rate of Slave can up to 18 MHz (chip working at 5V)

– Supports SPI Master/Slave mode

– Full duplex synchronous serial data transfer

– Variable length of transfer data from 8 to 32 bits

– MSB or LSB first data transfer

– Rx and Tx on both rising or falling edge of serial clock independently

– Two slave/device select lines in Master mode, and one slave/device select line in Slave mode

– Supports Byte Suspend mode in 32-bit transmission

– Supports PDMA mode

– Supports three wire, no slave select signal, bi-direction interface


- SPI 컨트롤러를 최대 4 개 세트

- 마스터의 최대 SPI 클럭 속도 (칩이 5V에서 작동) 최대 36 MHz의 수

- 슬레이브의 최대 SPI 클럭 속도 (5V에서 칩 작업) 최대 18 MHz의 수

- 지원 SPI 마스터 / 슬레이브 모드

- 전이중 동기식 시리얼 데이터 전송

- 최대 8 32 비트에서 전송 데이터의 가변 길이

- MSB 나 LSB 첫 번째 데이터 전송

- 독립적 시리얼 클럭의 상승 또는 하강 에지 모두에서 수신 및 송신

- 마스터 모드에서 두 개의 슬레이브 / 장치를 선택 라인, 하나의 슬레이브 / 디바이스는 슬레이브 모드에서 선을 선택

- 지원 바이트는 32 비트 전송 모드에서 일시 중지

- 지원 PDMA 모드

- 세 개의 선, 아니 슬레이브 선택 신호를 양방향 인터페이스를 지원


I2C


– Up to two sets of I2C device

– Master/Slave mode

– Bidirectional data transfer between masters and slaves

– Multi-master bus (no central master)

– Arbitration between simultaneously transmitting masters without corruption of serial data on the bus

– Serial clock synchronization allowing devices with different bit rates to communicate via one serial bus

– Serial clock synchronization used as a handshake mechanism to suspend and resume serial transfer

– Programmable clocks allowing for versatile rate control

– Supports multiple address recognition (four slave address with mask option)

– Supports wake-up function


- I2C 디바이스의 두 설정

- 마스터 / 슬레이브 모드

- 마스터와 슬레이브 사이의 양방향 데이터 전송

- 멀티 마스터 버스 이용 (중앙 마스터)

- 동시에 버스에 시리얼 데이터의 손상없이 마스터를 전송 사이의 중재

- 서로 다른 비트 레이트 장치가 하나의 시리얼 버스를 통해 통신 할 수 있도록 직렬 클럭 동기화

- 시리얼 클럭 동기화 시리얼 전송을 일시 중지하고 다시 시작 악수 메커니즘으로 사용

- 다양한 속도 제어를 허용 프로그램 시계

- (마스크 옵션과 함께 네 개의 슬레이브 주소)를 여러 주소 인식을 지원

- 웨이크 업 기능을 지원



I2S


– Interface with external audio CODEC

– Operate as either Master or Slave mode

– Capable of handling 8-, 16-, 24- and 32-bit word sizes

– Supports mono and stereo audio data

– Supports I2S and MSB justified data format

– Provides two 8 word FIFO data buffers, one for transmitting and the other for receiving

– Generates interrupt requests when buffer levels cross a programmable boundary

– Supports two DMA requests, one for transmitting and the other for receiving


- 외부 오디오 코덱 인터페이스

- 마스터 또는 슬레이브 모드 중 하나로 작동

- 8 처리 할 수​​ -, 16 -, 24 - 비트 및 32 비트 단어 크기

- 지원 모노 및 스테레오 오디오 데이터

- 지원 I2S 및 MSB 정당화 데이터 형식

- 2 개의 8 워드 FIFO 데이터 버퍼를 전송하기위한 하나받는 다른 제공

- 버퍼 수준이 프로그램의 경계를 교차 할 때 인터럽트 요청을 생성

- 두 개의 DMA 요청을 전송하기위한 하나 받기위한 다른 지원


PS/2 Device


– Host communication inhibit and request to send detection

– Reception frame error detection

– Programmable 1 to 16 bytes transmit buffer to reduce CPU intervention

– Double buffer for data reception

– Software override bus


- 호스트 통신 억제 및 탐지를 보내도록 요청

- 리셉션 프레임 오류 검출

- 프로그램 1 ~ 16 바이트 CPU의 개입을 줄이기 위해 버퍼를 전송

- 데이터 수신을위한 이중 버퍼

- 소프트웨어 대체 버스



ADC


– 12-bit SAR ADC with 760 kSPS

– Up to 8-ch single-end input or 4-ch differential input

– Single scan/single cycle scan/continuous scan

– Each channel with individual result register

– Scan on enabled channels

– Threshold voltage detection

– Conversion started by software programming or external input

– Supports PDMA mode


- 760 kSPS 12 비트 SAR ADC

- 최대 8 채널 싱글 엔드 입력 또는 4 채널 차동 입력

- 단일 스캔 / 단일 사이클 스캔 / 연속 스캔

- 각각의 결과를 각 채널 등록

- 사용 채널 스캔

- 임계 값 전압 검출

- 변환 소프트웨어 프로그래밍이나 외부 입력에 의해 시작

- 지원 PDMA 모드


Analog Comparator


– Up to two analog comparators

– External input or internal Band-gap voltage selectable at negative node

– Interrupt when compare result change

– Supports Power-down wake-up


- 두 개의 최대 아날로그 비교기

- 음의 노드에서 외부 입력 또는 내부 밴드 갭 전압 선택

- 결과의 변화를 비교할 때 인터럽트

- 전원 다운 웨이크 업 지원


Smart Card Host (SC)


– Compliant to ISO-7816-3 T=0, T=1

– Supports up to three ISO-7816-3 ports

– Separate receive / transmit 4 bytes entry FIFO for data payloads

– Programmable transmission clock frequency

– Programmable receiver buffer trigger level

– Programmable guard time selection (11 ETU ~ 266 ETU)

– One 24-bit and two 8-bit time-out counters for Answer to Request (ATR) and waiting times processing

– Supports auto inverse convention function

– Supports transmitter and receiver error retry and error limit function

– Supports hardware activation sequence process

– Supports hardware warm reset sequence process

– Supports hardware deactivation sequence process

– Supports hardware auto deactivation sequence when detecting the card removal


- ISO-7816-3 T = 0, T = 1에 호환   

- 세 ISO-7816-3 포트를 지원

- 별도의 데이터 페이로드를위한 4 바이트 입력 FIFO 송신 / 수신

- 프로그램 전송 클록 주파수

- 프로그램 수신 버퍼 트리거 레벨

- 프로그램 보호 시간 선택 (11 ETU ~ 266 ETU)

- 처리 한 요청에 대한 답변에 대한 24 비트 및 2 개의 8 비트 타임 아웃 카운터 (ATR) 및 대기 시간

- 자동 역 컨벤션 기능을 지원

- 지원 송신기 및 수신기 오류가 다시 시도 및 오류 제한 기능

- 하드웨어 활성화 시퀀스 프로세스를 지원

- 하드웨어 따뜻한 리셋 시퀀스 프로세스를 지원

- 하드웨어 비활성화 시퀀스 프로세스를 지원

- 카드 제거를 감지하면 하드웨어 자동 해제 순서를 지원



96-bit unique ID (UID)


96 비트의 고유 ID (UID)


One built-in temperature sensor with 1℃ resolution

1 ℃ 분해능으로 한 내장 된 온도 센서


Brown-out Detector


– With 4 levels: 4.4 V/3.7 V/2.7 V/2.2 V

– Supports Brown-out Interrupt and Reset option


- 4 단계로 : 4.4 V/3.7 V/2.7 V/2.2 V

- 브라운 아웃 인터럽트 및 리셋 옵션을 지원합니다


Low Voltage Reset


– Threshold voltage level: 2.0 V

- 임계 전압 레벨 : 2.0 V


Operating Temperature: -40℃ ~ 85℃

작동 온도 : -40 ℃ ~ 85 ℃


Packages:


– All Green package (RoHS)

– LQFP 100-pin / 64-pin / 48-pin


- 모든 그린​​ 패키지 (RoHS 규제)

- LQFP 100 핀 / 64 핀 / 48 핀




'공부 > NUC200' 카테고리의 다른 글

NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24
NUC200의 특징  (0) 2013.04.23
NUC200 PLL 관련  (0) 2013.04.22
NUC200 - 따끈따끈  (0) 2013.04.22

 

 

NUC200 PLL 관련된 메뉴얼이 부실해서 NUC100과 동일할것으로 판단하고 NUC100 기준으로 작업 했다.

 

USB등을 사용하기 위해서 48Mhz를 써야 하고 이를 위해서 레퍼런스 회로에는 12Mhz 를 사용하는데

 

기존에 8Mhz 크리스탈을 가장 많이 사용하기 때문에 이에 대한 클럭으로 조정하면 어떻게 설정해야 하는지 살펴 보았다.

 

PLL 출력계산
FOUT=FIN*(NF/NR)*(1/NO) 48000000 48 Mhz
FIN 입력 CLK 8000000 Hz
IN_DV(0~31) 0
OUT_DV(0~3) 0
FB_DV(0~511) 10
NR(IN_DV+2) 2
NF(FB_DV+2) 12
NO(OUT_DV)1~4 1

 

 

FB_DV 레지스터만 가지고도 배수를 늘려서 사용 하수 있다. 8M 크리스탈을 사용하고 FB_DV를 10으로 조정하면 된다.

 

 

 

 

'공부 > NUC200' 카테고리의 다른 글

NUC200 IAR 설정  (0) 2013.04.29
NUC200 기본 회로  (0) 2013.04.29
NUC200용 JTAG NULINK  (0) 2013.04.24
NUC200의 특징  (0) 2013.04.23
NUC200 PLL 관련  (0) 2013.04.22
NUC200 - 따끈따끈  (0) 2013.04.22

+ Recent posts