[ATMEGA128] 1. ATmega128의 기본 구조 (1)

1. ATmega128 의 기본구조

1.1 특징

미국의 ATMEL 사의 ATmega128은 8bit RISC(Reduced Instruction Set Computer) 구조의 AVR Core 를 사용하는 마이크로 컨트롤러중 하나입니다.

대부분의 명령어를 Single Cycle 에서 수행하고 I/O 구조는 외부에 추가되는 소자를 최소화 할수 있도록 설계 되어 있습니다. 칩 내부에는 발진회로, 타이머, UART, SPI, TWI, ADC, Analog 비교기, Watch-doc타이머 등이 들어 있습니다.

프로그램 영역과 데이터 영역이 분리되어 있으며 하버드 아키텍쳐 구조를 가지고 있어서 하나의 명령어가 수행되는 동안 다른 명령어를 미를 읽어 들이도록 되어있어 좀더 빠른 명령처리가 가능합니다. 또한 C언어에서 사용하기 편리하게 명령구조가 설계되어 있어 C언어에 최적화되어 있습니다.

ATmega128은 내부에서 프로그램 가능한 Flash, EEPROM, SRAM 을 가지고 있어 추가적이 메모리를 사용하지 않아도 사용이 가능합니다. 디버깅이 가능한 JTAG 회로를 이용해 저가의 툴을 연결해 개발이 용이 합니다.

l Features

High-performance, Low-power AVR® 8-bit Microcontroller

Advanced RISC Architecture

– 133 Powerful Instructions – Most Single Clock Cycle Execution

– 32 x 8 General Purpose Working Registers + Peripheral Control Registers

– Fully Static Operation

– Up to 16 MIPS Throughput at 16 MHz

– On-chip 2-cycle Multiplier

Nonvolatile Program and Data Memories

– 128K Bytes of In-System Reprogrammable Flash

Endurance: 1,000 Write/Erase Cycles

– Optional Boot Code Section with Independent Lock Bits

In-System Programming by On-chip Boot Program

True Read-While-Write Operation

– 4K Bytes EEPROM

Endurance: 100,000 Write/Erase Cycles

– 4K Bytes Internal SRAM

– Up to 64K Bytes Optional External Memory Space

– Programming Lock for Software Security

– SPI Interface for In-System Programming

JTAG (IEEE std. 1149.1 Compliant) Interface

– Boundary-scan Capabilities According to the JTAG Standard

– Extensive On-chip Debug Support

– Programming of Flash, EEPROM, Fuses and Lock Bits through the JTAG Interface

Peripheral Features

– Two 8-bit Timer/Counters with Separate Prescalers and Compare Modes

– Two Expanded 16-bit Timer/Counters with Separate Prescaler, Compare Mode and Capture Mode

– Real Time Counter with Separate Oscillator

– Two 8-bit PWM Channels

– 6 PWM Channels with Programmable Resolution from 1 to 16 Bits

– 8-channel, 10-bit ADC

8 Single-ended Channels

7 Differential Channels

2 Differential Channels with Programmable Gain (1x, 10x, 200x)

– Byte-oriented 2-wire Serial Interface

– Dual Programmable Serial USARTs

– Master/Slave SPI Serial Interface

– Programmable Watchdog Timer with On-chip Oscillator

– On-chip Analog Comparator

Special Microcontroller Features

– Power-on Reset and Programmable Brown-out Detection

– Internal Calibrated RC Oscillator

– External and Internal Interrupt Sources

– Six Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down, Standby and Extended Standby

– Software Selectable Clock Frequency

– ATmega103 Compatibility Mode Selected by a Fuse

– Global Pull-up Disable

I/O and Packages

– 53 Programmable I/O Lines

– 64-lead TQFP

Operating Voltages

– 2.7 - 5.5V (ATmega128L)

– 4.5 - 5.5V (ATmega128)

Speed Grades

– 0 - 8 MHz (ATmega128L)

– 0 - 16 MHz (ATmega128)